TD : Circuits logiques
Exercice 1 :
En utilisant une table de vérité, vérifier que : 
Exercice 2 :
Vous allez utiliser un simulateur de circuit électronique en ligne : CircuitVerse
https://circuitverse.org/simulator
Afin de se familiariser avec son fonctionnement, choisir le menu help dans la barre des menus et explorer le dossier Getting Started
1) Porte AND
Simulez le fonctionnement d’une porte AND et vérifier la table de vérité correspondante.
2) Porte NOR
Simulez le fonctionnement d’une porte NOR et vérifier la table de vérité correspondante.
Dans la pratique la porte NOR est universelle car elle permet de reconstituer toutes les autres fonctions logiques.
Réalisez ces 3 combinaisons et indiquez pour chacune d’entre elle à quelle porte elle est équivalente.
3) Porte NAND
Simulez le fonctionnement d’une porte NAND et vérifier la table de vérité correspondante.
Remarque, on peut montrer de la même manière que la porte NAND est universelle
4) Porte XOR
Simulez le fonctionnement d’une porte XOR et vérifiez la table de vérité établie en cours.
Exercice 3 :
Un circuit additionneur est construit en mettant en cascade des addtionneurs de 1 bit. L’objectif est de réaliser ce circuit de base.
1) Le demi-aditionneur
Un additionneur de 1 bit est lui-même une combinaison de circtuit encore plus simple appelé demi-additionneur.
Ces circuits prennent en entrée deux bits e0 et e1 et envoie en sortie s la somme e0+e1.
Si le calcul provoque une retenue, il positionne alors à 1 une autre sortie c.
a) Testez le demi-additionneur grâce au simulateur.
https://circuitverse.org/simulator/embed/35135
b) Et complétez la table de vérité suivante
| e0 | e1 | s | c |
|---|---|---|---|
| 0 | 0 | ||
| 0 | 1 | ||
| 1 | 0 | ||
| 1 | 1 |
2) L’additionneur complet
Pour réaliser un additionneur complet, il faut prendre en compte la retenue éventuelle de l’addition de deux bits précédents ( c’est grâce à cela que l’on pourra “chainer” des additionneurs et ainsi propager la retenue). Ainsi le deuxième demi additionneur acceptera en entrées :
- la sortie s1 du premier demi- additioneur
- une nouvelle entrée c0 (corresponant à la retenue éventuelle se propageant)
En sortie s2 on trouvera : l’addition de c0 et s1
Enfin, les deux retenues c1 et c2 des deux demi-additionneurs seront combinées afin de générer une retenue finale c valant 1 si l’une des deux( c1 ou c2) est à 1
En utilisant la description précédente réaliser un additionneur 1 bit,
vous vérifierez votre montage à l’aide de la table de vérité suivante :
| e0 | e1 | c0 | c | s |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |